Security Digital Design Engineer in Porto

Security Digital Design Engineer in Porto

Porto Tempo inteiro 135000 - 165000 € / ano (est.) Presencial
S

Num relance

  • Tarefas: Desenvolver e implementar design RTL para IPs de segurança, garantindo desempenho e proteção.
  • Empresa: Líder em soluções de engenharia, focada em inovação e segurança.
  • Benefícios: Pacote completo de benefícios de saúde, bem-estar e financeiros.
  • Outras informações: Trabalhe numa equipa dinâmica em Porto, com oportunidades de crescimento e colaboração internacional.
  • Porquê este emprego: Contribua para a segurança de sistemas críticos em setores como automotivo e IA.
  • Qualificações: Experiência em design RTL e verificação de hardware, com conhecimento em Verilog ou SystemVerilog.

O salário previsto situa-se entre 135000 - 165000 € por ano.

A Synopsys é líder em soluções de engenharia, desde silício até sistemas, permitindo que os clientes inovem rapidamente produtos impulsionados por IA. Oferecemos soluções de design de silício, IP, simulação e análise, além de serviços de design. Trabalhamos em estreita colaboração com nossos clientes em uma ampla gama de indústrias para maximizar sua capacidade de P&D e produtividade.

Você traz experiência sólida em design RTL, com foco na construção de hardware que deve ser tanto performático quanto seguro. Seu trabalho em design digital ensinou que a segurança não pode ser uma reflexão tardia; deve ser arquitetada no IP desde o início. Você entende a interação entre decisões de design de hardware e implicações de segurança, fazendo escolhas de design que consideram tanto a correção funcional quanto a resiliência a ameaças.

Você é eficaz ao trabalhar com especificações incompletas. Quando os requisitos precisam de esclarecimento, você faz as perguntas certas para descobrir a intenção antes de se comprometer com uma implementação. Sua abordagem de depuração é sistemática, rastreando problemas através de lógica e ambientes de simulação até identificar a causa raiz.

Sua experiência com UVM ou verificação formal mostrou que uma verificação minuciosa é o que separa o IP que funciona no laboratório do IP que funciona na produção. Você leva a verificação a sério e defende uma cobertura de teste abrangente. Na Synopsys, você contribuirá para o desenvolvimento de IP de Segurança para aplicações onde confiabilidade e confiança são requisitos críticos.

O que você fará:

  • Projetar e implementar RTL em Verilog e SystemVerilog para núcleos de IP de Segurança, traduzindo requisitos de segurança em hardware sintetizável e verificável.
  • Construir e manter ambientes de teste para hardware digital de IP de Segurança usando SystemVerilog e UVM, garantindo cobertura de casos extremos e cenários de ataque.
  • Verificar núcleos de IP e subsistemas usando técnicas modernas de verificação, incluindo testbenches UVM e ferramentas de verificação formal.
  • Colaborar com engenheiros de segurança de hardware e software para analisar a correção funcional e o desempenho de soluções de IP embarcadas em diferentes modelos de ameaça.
  • Contribuir para especificações de design detalhadas, planos de verificação e documentação que apoiem o desenvolvimento global e a integração do cliente.
  • Trabalhar dentro de uma equipe internacional em diferentes fusos horários, coordenando revisões de design, sessões de depuração e entregas de marcos.

O impacto que você terá:

  • Fortalecer a postura de segurança dos núcleos de IP que protegem sistemas críticos em aplicações automotivas, de IA e computação de alto desempenho.
  • Permitir uma integração mais rápida de SoC, entregando IP que atende a rigorosos requisitos de desempenho, potência e área sem comprometer a segurança.
  • Reduzir o risco e o tempo de mercado do cliente, garantindo que o IP seja verificado nos mais altos padrões antes de ser enviado.
  • Avançar o estado do design de segurança de hardware dentro da Synopsys, contribuindo com técnicas e métodos que influenciam o desenvolvimento futuro de IP.
  • Apoiar o crescimento do IP de Segurança da Synopsys em mercados de alto crescimento onde confiança e resiliência são inegociáveis.
  • Ajudar a manter a posição de liderança da Synopsys na entrega de IP de silício que os clientes dependem para diferenciação e conformidade.

O que você precisa:

  • Conhecimento sólido de design RTL para componentes de IP de hardware, com experiência prática em escrever Verilog ou SystemVerilog sintetizável.
  • Experiência com verificação de ASIC usando SystemVerilog, UVM ou Verilog em ambientes de projetos reais.
  • Capacidade de criar especificações detalhadas de ambiente de teste que mapeiem requisitos para objetivos de verificação.
  • Mestrado ou doutorado em Engenharia Elétrica, Ciência da Computação ou disciplina técnica relacionada.
  • Compreensão sólida dos fluxos de design de IC, incluindo síntese, análise de temporização e conceitos de design para teste.
  • Fortes habilidades de resolução de problemas e depuração, com a capacidade de rastrear problemas através de camadas de RTL, simulação e ferramentas.
  • Experiência com conceitos de segurança de hardware ou IP criptográfico é um diferencial.

Quem você é:

  • Você pode explicar um trade-off de design complexo para um engenheiro de software ou um arquiteto em duas frases sem perder a nuance técnica.
  • Você se sente confortável trabalhando em uma equipe distribuída onde as decisões são tomadas de forma assíncrona e onde a clareza na escrita é tão importante quanto a clareza no código.
  • Você não espera por documentação perfeita; trabalha com o que tem, preenche lacunas através de perguntas e avança com confiança.
  • Você é orientado a detalhes de uma maneira que importa, pegando o caso extremo em uma máquina de estados antes que se torne um relatório de bug três meses depois.
  • Você trata a verificação como uma disciplina de primeira classe, não como uma reflexão tardia, e defende a cobertura de testes mesmo quando os cronogramas estão apertados.

A equipe da qual você fará parte:

Você se juntará à equipe de IP de Segurança em Porto, um grupo dinâmico focado em expandir o IP de Segurança da Synopsys em mercados como Cibersegurança, Computação de Alto Desempenho, Inteligência Artificial e Automotivo. A equipe é composta por especialistas em segurança de hardware e software que trabalham juntos para desenvolver núcleos e subsistemas de IP de última geração. Colaboração, criatividade e um compromisso com a excelência definem como a equipe opera.

Recompensas e Benefícios:

Oferecemos uma ampla gama de benefícios de saúde, bem-estar e financeiros para atender às suas necessidades. Nossas recompensas totais incluem ofertas monetárias e não monetárias. Seu recrutador fornecerá mais detalhes sobre a faixa salarial e os benefícios durante o processo de contratação.

Empregador para Security Digital Design Engineer in Porto: Synopsys, Inc.

A Synopsys, somos líderes em soluções de engenharia, oferecendo um ambiente de trabalho colaborativo e inovador em Porto. Valorizamos o crescimento profissional dos nossos colaboradores, proporcionando oportunidades de desenvolvimento contínuo e um pacote abrangente de benefícios que inclui saúde, bem-estar e incentivos financeiros. Junte-se a uma equipa dinâmica que está na vanguarda da segurança digital, onde a criatividade e a excelência são fundamentais para o nosso sucesso.

S

Dados de contacto:

Equipa de recrutamento de Synopsys, Inc.

Achamos que precisas destas competências para brilhares como Security Digital Design Engineer in Porto

RTL Design
Verilog
SystemVerilog
UVM
Formal Verification
Debugging Skills
Test Environment Specification