ASIC Digital Design, Principal Engineer in Porto

A Synopsys é líder em soluções de engenharia, desde silício até sistemas, permitindo que os clientes inovem rapidamente produtos impulsionados por IA. Oferecemos soluções de design de silício, IP, simulação e análise, além de serviços de design. Trabalhamos em estreita colaboração com nossos clientes em uma ampla gama de indústrias para maximizar sua capacidade de P&D e produtividade.

Você tem mais de uma década de experiência em design de lógica digital que deve funcionar em silício real, não apenas passar na simulação. Você sabe que a diferença entre um bloco que é produzido corretamente e um que precisa ser refeito geralmente é uma decisão de micro-arquitetura tomada seis meses antes. Protocolos de comunicação de alta velocidade são seu território. Você trabalhou em DDR, HBM ou interfaces semelhantes o suficiente para saber onde estão os casos extremos e como projetar em torno deles sem exagerar.

Você pensa em trade-offs. Desempenho, potência, área, latência e temporização não são problemas separados para você; são variáveis na mesma equação, e você sabe como ajustá-las para o mercado que está visando. Quando uma equipe de circuitos lhe entrega especificações ou restrições de temporização que não se alinham, você não escalona imediatamente. Você faz as perguntas certas, modela os cenários e descobre o que realmente precisa mudar.

A mentoria é importante para você. Você viu engenheiros crescerem desde a escrita de seu primeiro FSM até a responsabilidade por subsistemas inteiros, e você leva essa progressão a sério. Na Synopsys, você trabalhará em IP de memória e computação de próxima geração para computação de alto desempenho, e os blocos que você definir serão enviados em produtos que alimentam data centers e infraestrutura de IA.

O que você fará:

• Definir micro-arquitetura para blocos de IP misto-sinal a partir de especificações da indústria e definições de arquitetura interna, equilibrando desempenho, potência, área, latência e temporização para aplicações HPC.
• Desenvolver RTL para blocos digitais complexos dentro de IP de comunicação de alta velocidade, incluindo interfaces DDR e HBM.
• Modelar o comportamento do circuito para componentes analógicos e misto-sinal para permitir co-design e validação antecipada.
• Definir e refinar restrições de síntese, trabalhando em estreita colaboração com equipes de design físico e fechamento de temporização para garantir que seus blocos atendam às metas.
• Executar e revisar verificações de qualidade de código (Lint, CDC e análise RDC), identificando problemas precocemente no ciclo de desenvolvimento.
• Avaliar trade-offs de design em múltiplas dimensões e recomendar soluções que se alinhem com os objetivos do produto e requisitos de mercado.
• Mentorar engenheiros em sua equipe, revisando designs, fornecendo orientação técnica e ajudando-os a desenvolver o julgamento que vem com a experiência.

O impacto que você terá:

• Suas decisões de micro-arquitetura definirão o perfil de desempenho e eficiência do IP de memória de próxima geração usado em sistemas de computação de alto desempenho.
• O RTL que você desenvolver será sintetizado, verificado e fabricado em nós de processo de ponta, afetando diretamente a competitividade do produto.
• Seus modelos comportamentais permitirão co-design antecipado entre equipes digitais e analógicas, reduzindo o risco de integração e atrasos no cronograma.
• As restrições e práticas de design que você estabelecerá definirão o padrão de qualidade para a equipe de desenvolvimento de IP mais ampla.
• Sua mentoria acelerará o crescimento dos engenheiros ao seu redor, construindo a profundidade técnica que a equipe precisa para escalar.
• A análise de trade-offs que você fornecer informará as decisões do roadmap do produto e ajudará a liderança a priorizar os recursos certos para os mercados certos.
• Sua atenção ao CDC, RDC e qualidade de código reduzirá o tempo de depuração posterior e melhorará as taxas de sucesso do silício na primeira tentativa.

O que você precisa:

• Mestrado em Engenharia Elétrica, Engenharia da Computação ou área relacionada.
• Mais de 10 anos de experiência prática em design digital ASIC, com um forte histórico de blocos que foram produzidos e funcionaram.
• Profunda experiência em protocolos de comunicação de alta velocidade, especificamente DDR, HBM ou interfaces de memória semelhantes.
• Compreensão sólida de técnicas de design de baixo consumo de energia e como aplicá-las em contextos críticos de desempenho.
• Forte conhecimento de análise de cruzamento de domínio de clock (CDC) e cruzamento de domínio de reset (RDC), e experiência em resolver violações em designs complexos.
• Experiência com fluxos de síntese, incluindo síntese consciente do físico e definição de restrições para fechamento de temporização.
• Familiaridade com ambientes de design misto-sinal e a capacidade de trabalhar efetivamente com designers de circuitos e modelos comportamentais é um grande diferencial.

Quem você é:

• Você pode entrar em uma sala com arquitetos, designers analógicos e engenheiros de verificação, ouvir três restrições conflitantes e sair com uma abordagem de design que realmente funcione para todos eles.
• Quando você revisa RTL, não verifica apenas a sintaxe. Você está analisando a estrutura, a reutilização, as suposições embutidas na lógica e se ela resistirá a casos extremos.
• Você é orientado a processos no melhor sentido. Quando algo quebra, você quer saber por que quebrou e qual decisão anterior permitiu que isso acontecesse, não apenas como consertá-lo.
• Os detalhes importam para você. Você captura os bugs sutis, os casos extremos na especificação, a restrição que está ligeiramente errada, porque sabe que essas são as coisas que custam semanas no laboratório depois.
• Você se sente confortável navegando em um ambiente de múltiplas equipes onde seu bloco toca verificação, design físico, design de circuitos e arquitetura de sistema, e sabe como manter todos esses fios alinhados sem perder o impulso.
• Você leva a mentoria a sério. Você reserva tempo para revisar o design de um engenheiro júnior, explicar por que uma abordagem diferente pode escalar melhor e ajudá-lo a desenvolver os instintos que só vêm com a prática.

A equipe da qual você fará parte:

Você fará parte de uma equipe de desenvolvimento de produtos multidisciplinar que trabalha em IP de próxima geração para computação de alto desempenho. O trabalho abrange design digital, integração misto-sinal, verificação e implementação física, e você colaborará em todas essas funções. A equipe está resolvendo desafios de engenharia complexos na interseção de desempenho, potência e fabricabilidade, e os produtos que você ajudar a construir serão usados em data centers e sistemas de IA em todo o mundo.

Recompensas e Benefícios:

Oferecemos uma ampla gama de benefícios de saúde, bem-estar e financeiros para atender às suas necessidades. Nossas recompensas totais incluem ofertas monetárias e não monetárias.