Research Grant In Formal Verification For Hls Hardware

Research Grant In Formal Verification For Hls Hardware

Temporário 49500 - 60500 € / ano (est.) Presencial
I

Num relance

  • Tarefas: Estudar ferramentas HLS e desenvolver métodos de verificação automatizados para designs HDL.
  • Empresa: INESC TEC, uma instituição de investigação inovadora em Portugal.
  • Benefícios: Bolsa de 6 meses com oportunidades de desenvolvimento profissional.
  • Outras informações: Ambiente dinâmico com foco em investigação e inovação.
  • Porquê este emprego: Contribua para avanços na verificação formal e faça parte de projetos de ponta.
  • Qualificações: Conhecimentos em HLS e verificação de HDL são valorizados.

O salário previsto situa-se entre 49500 - 60500 € por ano.

INESC TEC in Portugal is inviting applications for a 6-month Research Grant (BI) within the scope of the Multiannual Funding of R&D Units 2025-2029.

The grant focuses on formal verification techniques for high-level synthesis (HLS) and the verification of HDL designs translated from C/C++ descriptions.

The ideal candidate will study HLS tools, review state-of-the-art verification methods, and develop an automated approach for HDL verification.

Empregador para Research Grant In Formal Verification For Hls Hardware: Inesc Tec

A Inesc Tec plc é um excelente empregador que valoriza a inovação e a colaboração em projetos de I&D, especialmente na área de materiais cerâmicos de herança histórica. Oferece um ambiente de trabalho dinâmico e estimulante, com oportunidades de crescimento profissional através de publicações e participação em conferências, permitindo que os investigadores contribuam significativamente para o avanço do conhecimento científico. Localizada num centro de excelência, a empresa promove uma cultura de partilha e desenvolvimento contínuo, tornando-se uma escolha atrativa para quem busca um emprego significativo e gratificante.

I

Dados de contacto:

Equipa de recrutamento de Inesc Tec

Achamos que precisas destas competências para brilhares como Research Grant In Formal Verification For Hls Hardware

Verificação Formal
Síntese de Alto Nível (HLS)
Designs HDL
C/C++
Métodos de Verificação
Ferramentas HLS
Abordagem Automatizada