Senior RTL Engineer: SoC Design & Tape-out in Vila Nova de Gaia

Senior RTL Engineer: SoC Design & Tape-out in Vila Nova de Gaia

Vila Nova de Gaia Tempo inteiro 108000 - 132000 € / ano (est.) Híbrido
C

Num relance

  • Tarefas: Liderar o design digital desde a arquitetura até à tape-out de produtos de alto desempenho.
  • Empresa: Capgemini Engineering, uma empresa inovadora em Porto, Portugal.
  • Benefícios: Ambiente de trabalho híbrido e exposição a projetos globais.
  • Outras informações: Oportunidades de crescimento profissional num ambiente dinâmico.
  • Porquê este emprego: Trabalhe em produtos eficientes e faça parte de uma equipa multidisciplinar.
  • Qualificações: Experiência em design RTL e conhecimento em Verilog/SystemVerilog/VHDL.

O salário previsto situa-se entre 108000 - 132000 € por ano.

Capgemini Engineering in Porto, Portugal, is seeking a Senior RTL Engineer to lead digital design from architecture through tape-out for high-performance, power-efficient products.

You will work with cross-functional teams to define microarchitectures, implement RTL using Verilog/System Verilog/VHDL, and ensure timing closure and verification across Lint, CDC, and Low Power methods.

Hybrid work environment with global project exposure.

#J-18808-Ljbffr

Empregador para Senior RTL Engineer: SoC Design & Tape-out in Vila Nova de Gaia: Capgemini Engineering

A Capgemini Engineering é um excelente empregador, oferecendo um ambiente de trabalho híbrido que promove a colaboração global e a inovação. Com um forte foco no crescimento profissional, os colaboradores têm acesso a oportunidades de desenvolvimento contínuo e a um suporte robusto em projetos desafiadores no setor das telecomunicações. A cultura de trabalho valoriza a personalização de soluções e a automação, permitindo que os engenheiros contribuam significativamente para o sucesso dos clientes enquanto trabalham em tecnologias de ponta.

C

Dados de contacto:

Equipa de recrutamento de Capgemini Engineering

Achamos que precisas destas competências para brilhares como Senior RTL Engineer: SoC Design & Tape-out in Vila Nova de Gaia

RTL Design
Verilog
SystemVerilog
VHDL
Microarchitecture Definition
Timing Closure
Verification